第四百三十一章：3D堆叠 (1/2)

要想把汪正国一时胡诌的质子计算机解释清楚，这种难度还真不是一般，比起1982年由理查德·费曼所提出量子计算机构想，质子计算机应该算是更高端的层次。

除非得到三体星科技支持，否则就以现在的人类社会科技来看，别说展开研制，即便是在理论上想要理解过来都是费劲，

比如将三维状态下的质子展开至二维，并且还要无限扩大、雕刻、重新回到三维状态，这些到底该如何解释，反正倪光南自己都搞不懂，更不用说深入地解释这东西。

归根结底，鉴于i大会这些科研学者的知识结构陈旧，倪光南最终还是放弃用质子计算机这种大忽悠去烧脑，说个简单一点的方案了事。

质子计算机是把三维的质子展开至二维，然后再进行电路的雕刻加工，现在倪光南想法则是正好和质子计算机套路相反，他要做的是把二维状态的半导体集成电路造成三维结构。

好吧，这样说是不是还依旧很烧脑，那就来点儿正常人能够听懂的。

“我们当前的半导体集成电路都是在一块硅平面上进行加工而得来，首先是面积大小受到其它电脑硬件限制，为了强化性能，我们在面积不变的情况下只能缩小单个晶体管体积。”

接着，示意工作人员将角落当的小黑板拉过来，这东西在任何时候都少不了。

先是画出一间单层小平房，之后又在旁边基于同样的占地面积画出一栋高层摩天大楼，两幅简笔画搞定之后，将其推到演讲台最前方，指着旁边单层平房。

言到：“在半导体制程工艺精度不变的情况下，要在原定微处理器面积大小之内集成更多晶体管，我们首先得放弃当前这种单一平面内建造单层平房的2d加工模式，转而改为建造摩天大楼这样，再增加第二层、第三层、乃至更多...”

“每多增加一层，相应晶体管数量也能够实现翻倍增长，当然，这种设计需要解决很多问题，比如层与层之间该如何连接，这是个问题，还有对应的散热，这些实际都需要我们想办法，但开阳半导体已经在此领域有所突破，对于这种新的技术，我将其称之为：3d堆叠，大体属于半导体封装技术分类。”

在半导体集成电路的制程工艺难以突破时，转而开发3d堆叠这种更先进的封装技术，其实也能够实现技术上的巨大飞跃。

那这种东西的可行性高吗？

别的不用多说，美帝国防部高级研究规划局在2005年规划发展文件当中，直接把3d堆叠技术定位成美国未来防卫技术转型的三大基础技术之一，这将成为美国八大国防战略的核心技术支撑平台，并且将会产生革命性影响。

所以说，像3d堆叠这种东西，未来注定是不平凡的存在。

现在倪光南总工爆出3d堆叠封装技术，实际这东西在开阳半导体那边已经有了一定的技术积累，只不过还没到全面爆发的时候罢了。

之前按照计划，如果开阳半导体还不能在短时间之内突破0.5微米制程技术，公司会直接采用3d堆叠技术来提升处理器性能。

在2000年之前，微处理器的晶体管数量还没有达到一定量级，所谓发热问题都还不算太显著，再加上ri指令集的处理器在功耗与发热方面控制都还比较好，只要不是堆叠层数太多，大不了再提前弄出cpu风扇、水冷这种东西，其实也都还可以跟微处理器更新换代速度。

不过嘛，随着林本坚加入开阳半导体，带领团队迅速攻克0.5微米制程的工艺问题，于是在开阳915处理器项目中，最终还是没有打算那么早采用3d堆叠，选择传统方案，控制风险。

此前开发的相应技术转为备用，并且还继续投资进行完善，以备不时之需，万一哪天的工艺制程技术被卡住，说不定还可以拿这技术出来救火。

采用3d堆叠技术研制微处理器，未来会受到不同堆叠层之间间距太小所导致的散热难问题困扰，但如果将其用于存储设备，最难解决的散热问题便不会存在，基于内存设备工作性质来说，它压根儿是不会出现高发热的可能。

在2011年，那时候的全球各大内存设备公司纷纷转战3d堆叠技术，迅速推出各种堆叠层数高达三十多四十层的内存芯片出来，在占用同等面积大小情况下，可以十倍于传统的ddr3的内存容量、读写速度。

汪正国重生前，运用3d堆叠技术所制造的3dnand内存芯片已经面世，并迅速更新迭代，完全有望直接革掉nand/dram的命。

至于他今天为什么要把这种好东西公布出来，这倒是没什么好说，开阳半导体好歹已经把该申请的专利拿到手，此时公布这条技术路线，摆明是要整个行业动荡起来，扰乱目前已经稳定的技术发展路线，从而浑水摸鱼。

反正3d堆叠技术一旦申请专利，就会有公示期，那些顶级科技公司，哪个不是时刻关注着各国专利局的动向，什么新技术一出来，人家都会很快知道。

“就我看来，3d堆叠技术在未来是大有可为，它是21世纪来临之际，解决摩尔定律失效的最好方案，科学技术发展过程中，从2d转到更高层次的3d世界，这个过程是必不可少。”

主题演讲历时一小时15分钟，全程高能五尿点，各种爆料不断，可谓近几年最高品质主题演讲，i大会已经很久没有这种感觉了，此行不亏！

随着台上宣布演讲结束，倪光南转身往台下离去，